Generador de reloj 8086: El chip Intel 8284 / 8284A explicado

El Intel 8086 (y 8088) **no puede generar su propio reloj**. Requiere un generador de reloj externo: el **Intel 8284** (o el mejorado **8284A**). Este chip es el latido de todo sistema 8086/8088.

Por qué el 8086 necesita un generador de reloj externo

El 8086 necesita **dos fases de reloj**: CLK (reloj sistema) y PCLK (reloj periférico, ½ CLK).
Requiere **ciclo de trabajo preciso (33% alto, 67% bajo)** para márgenes de temporización internos.
Debe sincronizar **READY**, **RESET**, y **sincronización READY** a través de ciclos de bus.
Proporciona salida **OSC** (frecuencia cristal) para otros dispositivos de la placa.

Funciones clave del 8284 / 8284A

Señal	Pin	Descripción
CLK	8	Reloj sistema al 8086 (1/3 freq. cristal). Ciclo trabajo 33%. Alimenta CPU, 8288, 8289.
PCLK	12	Reloj periférico = CLK ÷ 2 (50% ciclo trabajo). Para 8254, 8259, 8237, etc.
OSC	13	Salida oscilador cristal bufferizada (freq. completa). Para otros chips.
READY	4	READY sincronizado al 8086 (sincronizador de dos flip-flops). Cumple setup/hold.
RESET	11	RESET con trigger Schmitt, sincronizado al 8086 (activo alto). RC power-on + botón manual.
CSYNC	1	Sincronización reloj para sistemas multi-8284 (master/esclavo).
ASYNC / RDY1, RDY2	2, 3, 5, 6	Dos entradas READY independientes (async) → sincronizadas a CLK.
X1, X2	16, 17	Entradas cristal. Modo fundamental, resonante paralelo. Típico: 15 MHz (→ 5 MHz CLK) o 24 MHz (→ 8 MHz CLK).
F/Č	9	Selección frecuencia: Strapped low → CLK = X1/3. Strapped high → CLK = X1/6 (solo 8284A).

8284 vs 8284A

8284: Original. CLK = X1/3 solo. Sin pin F/Č (pin 9 = NC).
8284A: Añade **F/Č (pin 9)** para opción divide-por-6. Permite cristal 15 MHz → 2,5 MHz CLK (8086 lento) o 24 MHz → 4 MHz. Mejor sincronizador RESET. **Usa 8284A para nuevos diseños.**

Configuraciones típicas de cristal y reloj

Esenciales del circuito

 15 MHz XTAL │ ┌──┴──┐ │ 8284A│ │ │ X1 ────┤16 1│── CSYNC (tie high si solo 8284) X2 ────┤17 2│── ASYNC (tie low) │ │ F/Č ───┤9 3 │── RDY1 (desde memoria/IO) │ │ │ 4│── READY → 8086 READY │ 5│── RDY2 (tie low si no usado) │ 6│── AEN1 (tie low) │ 7│── AEN2 (tie low) │ 8│── CLK ────→ 8086 CLK │ 9│── F/Č (strap) │ 10│── GND │ 11│── RESET ───→ 8086 RESET │ 12│── PCLK ───→ Periféricos │ 13│── OSC ───→ Otros chips │ 14│── VCC └─────┘

Reemplazos modernos

El 8284A discreto está obsoleto (EOL).
**FPGA/CPLD** (ej. Lattice MachXO, Intel MAX 10) implementa lógica 8284 + controlador bus 8288 + PIC 8259 + glue en un chip.
**ASIC/SoC** (Vortex86, DM&P, Zilog eZ80) integran generador reloj en die.
Para reparación/retro: NOS 8284A en eBay (~$5–15) o moderno **CMOS 82C84A** (Harris/Intersil/Renesas) —pin-compatible, menor consumo.

Conclusión: El 8284A es el héroe anónimo que convierte un cristal en los relojes precisos y sincronizados, reset y ready que el 8086 exige. Sin 8284A, no hay sistema 8086.

>Historia de IBM Sametime: Fecha de Lanzamiento y Orígenes

<Cuándo configurar la velocidad de reloj en interfaces seriales de router

Radios despertador

Cristal (X1)	F/Č	CLK (8086)	PCLK	OSC	Velocidad 8086
15,000 MHz	Low (GND)	5,000 MHz	2,5 MHz	15 MHz	5 MHz (estándar)
24,000 MHz	Low	8,000 MHz	4,0 MHz	24 MHz	8 MHz (8086-2)
15,000 MHz	High (VCC)	2,500 MHz	1,25 MHz	15 MHz	2,5 MHz (lento)