Tecnología Electrónica

Bufes tristate en sistemas basados en bus: habilitación de líneas de datos compartidas

Cómo la lógica tristate gestiona la comunicación multi-dispositivo en bus

En arquitecturas basadas en bus (CPU, memoria, E/S compartiendo líneas de dirección/datos/control), los bufes tristate son el bloque de construcción fundamental que evita la contención y permite el uso compartido controlado.

Tres estados de una salida tristate

EstadoSalidaFunción
Lógica 0 (Bajo)0 V (GND)Conduce activamente BAJO
Lógica 1 (Alto)VCCConduce activamente ALTO
Alta impedancia (Hi-Z, Z)Desconectada (∞ Ω)Eliminada efectivamente del bus

Roles clave en el bus

1. Arbitraje de bus (¿Quién conduce?)

  • Cada maestro tiene salidas tristate de dirección/datos/control.
  • El árbitro otorga el bus → el ganador habilita las salidas (conduce 0/1); los perdedores permanecen en Hi-Z.
  • Señales: BUSRQ (solicitud), BUSAK (acuse de recibo), BUSY.

2. Transceptores de datos (bidireccionales)

  • Transceptor octal 74LS245 / 74ACT245: el pin DIR selecciona A→B o B→A; OE (Habilitación de salida) = Hi-Z cuando está inactivo.
  • Lectura de CPU: la memoria conduce el bus (OE activo), la CPU recibe.
  • Escritura de CPU: la CPU conduce el bus, la memoria recibe (OE inactivo en el transceptor).

3. Uso compartido / aislamiento del bus

  • Múltiples esclavos: solo el dispositivo seleccionado (vía selección de chip) habilita la salida; los demás permanecen en Hi-Z.
  • Evita la "pelea de bus" (dos conductores → alta corriente, lógica indefinida, daño).

4. Transferencia de datos paralela

  • Bus de 16/32 bits = 16/32 conductores tristate en paralelo.
  • Cada bit controlado de forma independiente.

5. Bufferización / repetidores de bus

  • Los bufes tristate regeneran señales a través de paneles traseros largos.
  • Aíslan capacitancia: cada segmento ve solo la carga local.

Ejemplo clásico: sistema 8085/8086

  • 8282/8283 (cierra de 8 bits) + 8286/8287 (transceptor de 8 bits) demultiplexan el bus AD.
  • El controlador de bus 8288 genera DEN (Habilitación de datos), DT/R (Dirección) para transceptores.
  • Chips de memoria/E/S: pines OE/CE → tristate cuando no están seleccionados.

Evolución moderna

  • PCI/PCIe: REQ/GNT activo bajo → punto a punto (sin bus tristate).
  • DDR SDRAM: ODT (Terminación en chip) reemplaza la terminación externa.
  • AXI/Avalon: handshake VALID/READY — no se necesita alta impedancia.

Principio fundamental: Tristate = "Habla solo cuando se te hable (habilitado)." Esencial para cualquier medio conductivo compartido.

>

<

Radios bidireccionales (walkie-talkies)