Tecnología Electrónica

PLA NMOS: Arreglos Lógicos Programables Construidos con MOSFET de Canal N

¿Qué es un PLA NMOS?

Un Arreglo Lógico Programable (PLA) es un PLD (Dispositivo Lógico Programable) estructurado que implementa funciones lógicas de suma-de-productos (SOP). Un PLA NMOS utiliza MOSFET de Canal N exclusivamente para sus transistores lógicos (red de pull-down), con pull-ups de modo de agotamiento o resistivos. Fue la tecnología PLA dominante en los años 1970–80 (p. ej., PLA del Intel 8086, primeros FPGAs).

Arquitectura: Dos Planos Programables

1. Plano AND (Términos Producto)

  • Entradas (Verdadera y Complemento) corren verticalmente (poli/silicio).
  • Términos producto corren horizontalmente (metal).
  • Transistor NMOS en la intersección = conexión (si la puerta está ligada a entrada) o no-conexión (si la puerta está ligada a GND / puerta flotante soplada).
  • Salida de cada fila = NOR de las entradas conectadas (De Morgan: NOR = AND con entradas invertidas). Pull-up (carga de agotamiento) lo hace lógica ALTA cuando ningún transistor tira hacia abajo.

2. Plano OR (Términos Suma)

  • Salidas de términos producto corren verticalmente.
  • Funciones de salida corren horizontalmente.
    • Misma estructura NMOS + pull-up: salida de fila = NOR de términos producto seleccionados = OR de productos (SOP).

Programabilidad: Originalmente enlaces fusibles (NiCr, TiW) en cada punto de cruce. Soplados por alta corriente → circuito abierto. Después: UV-EPROM (puerta flotante) → EEPROM/Flash (borrable eléctricamente). Moderno: basado en SRAM (FPGA).

NMOS vs. CMOS PLA

CaracterísticaPLA NMOSPLA CMOS
TransistoresSolo NMOS (pull-down) + Carga de AgotamientoComplementario NMOS + PMOS
Potencia EstáticaAlta (corriente DC a través de la carga cuando está BAJO)Casi Cero (solo fuga)
VelocidadModerada (limitada por RC del pull-up)Rápida (pull-up/pull-down activo)
DensidadAlta (1T por punto de cruce)Menor (2T por punto de cruce)
Complejidad de ProcesoMás simple (sin pozo, menos máscaras)Más complejo
Margen de RuidoMenor (lógica por ratio)Riel a Riel completo
Época1970s–mediados 80s (Intel, Signetics, PLAs)Finales 80s–presente (FPGAs, CPLDs)

Aplicaciones Clave (Históricas y de Nicho)

  • Almacenes de Microcódigo: Intel 8086/8088, 80286, Motorola 68000 usaron PLAs para decodificación de instrucciones y secuenciación.
  • Reemplazo de Lógica Personalizada: Reemplazó tarjetas de TTL SSI/MSI (serie 7400).
  • Primeros FPGAs: Xilinx XC2064 (1985) usó celdas de memoria estática NMOS para configuración (pero los bloques lógicos eran CMOS).
  • ROMs / Generadores de Caracteres: Estructura PLA ideal para ROM denso.

Por Qué Desaparecieron

  • Potencia estática inaceptable para batería/portátil.
  • Escalado de CMOS (Ley de Moore) dio velocidad+densidad+baja potencia.
  • FPGAs (basados en SRAM, grano grueso) ofrecieron vastly más flexibilidad.
  • ASICs / Celdas Estándar reemplazaron PLAs fijos en alto volumen.

Legado

Los PLAs NMOS probaron el concepto de la estructura AND-OR programable y regular. Los bloques lógicos de FPGA modernos (LUTs) son esencialmente PLAs diminutos y altamente flexibles. La idea arquitectónica perdura; el proceso NMOS no.

>

<

PDA