Tecnología Electrónica

La lógica AND-OR es equivalente a NAND-NAND: Demostración mediante De Morgan

El teorema

Cualquier red de suma-de-productos (AND-OR) puede implementarse usando solo puertas NAND. Esto es una consecuencia directa de las Leyes de De Morgan y la universalidad de NAND.

Demostración algebraica

Dado: F = (A·B) + (C·D) (AND-OR)

  1. Complemento doble: F = ¬¬[(A·B) + (C·D)]
  2. Aplicar De Morgan al ¬ externo: F = ¬[¬(A·B) · ¬(C·D)]
  3. Reconocer ¬(A·B) = NAND(A,B)
  4. Por lo tanto: F = NAND( NAND(A,B), NAND(C,D) )

AND-OR de dos niveles → NAND-NAND de dos niveles.

Reglas de transformación a nivel de puerta

OriginalReemplazar conNota
Puerta ANDNAND + inversor (o NAND con entradas unidas)¬(A·B) = NAND(A,B)
Puerta ORNAND con entradas invertidas¬(¬A·¬B) = A+B
InversorNAND con ambas entradas unidas¬(A·A) = ¬A

Ejemplo práctico: 74LS00 Cuádruple NAND solo

 // F = (A·B) + (C·D) U1A: NAND(A,B) → w1 U1B: NAND(C,D) → w2 U1C: NAND(w1,w2) → F // Usa 3 de 4 puertas en un paquete de 14 pines

Por qué importa

  • Reducción de inventario: Almacene un solo tipo de puerta (NAND o NOR) para toda la lógica de pegamento.
  • Diseño CMOS: NAND es más pequeño y rápido que NOR (movilidad de electrones > movilidad de huecos).
  • Probabilidad de prueba: Las fallas stuck-at son más fáciles de detectar en árboles uniformes de NAND.

Salvedad

La retardo de propagación se acumula: 3 niveles de NAND vs. 2 (AND+OR). Para caminos > 100 MHz, considere celdas estándar AOI (AND-OR-Invert) que fusionan etapas.

De Morgan convierte a NAND en el bloque de construcción universal —todo diseñador digital debería internalizar la asignación AND-OR → NAND-NAND.

>

<

Contestadores automáticos