Tecnología de Proceso de 0.35 µm: Qué Fue y Por Qué Importó

Definición

Proceso de 0.35 µm (350 nm) = longitud mínima de puerta dibujada (L_min) de 0.35 micrómetros en un flujo de fabricación CMOS. Definió la densidad de transistores, velocidad y voltaje para los IC de mediados de los años 90.

Contexto Histórico

Características Técnicas Clave

• 3–4 Capas Metálicas (Al o damasceno de Cu temprano).
• Silicidación de Fuente/Drenaje + Puerta (Salicide) para baja R_sd.
• STI (Aislamiento de Zanja Superficial) reemplazando LOCOS — mejor densidad.
• Óxido de Puerta Doble: Delgado (6–7 nm) para núcleo, grueso (12–15 nm) para E/S (tolerante a 5 V).
• Límite de Reticulado: ~25 mm × 25 mm → matriz máxima ~600 mm².

Por Qué Fue un Punto Óptimo

• Último nodo donde 5 V E/S coexistía fácilmente con 3.3 V núcleo — ideal para señal mixta (ADC, DAC, PMIC).
• Maduro, alto rendimiento, baja densidad de defectos — aún se usa hoy para MCU automotrices, gestión de potencia, RF BiCMOS e IC de alto voltaje.
• Costo de máscara ~$200k–$500k (vs. $10 M+ en 7 nm) — económico para volúmenes de 10k–1M unidades.

Variantes Modernas de 0.35 µm

• 0.35 µm HV (Alto Voltaje): 20–700 V DMOS/LDMOS para controladores, PMIC.
• 0.35 µm BCD (Bipolar-CMOS-DMOS): Analógico de precisión + interruptores de potencia.
• 0.35 µm SiGe BiCMOS: Front-ends RF (Wi-Fi, Bluetooth, 5G sub-6).

Fundiciones que Ofrecen 0.35 µm

TSMC (0.35 µm HV/BCD), GlobalFoundries (0.35 µm LP/HV), Tower Semiconductor (0.35 µm SiGe), X-Fab (0.35 µm HV), ON Semi, Infineon (interno).

0.35 µm no está "obsoleto" — es el nodo caballo de batalla para IC de señal mixta y potencia donde la tolerancia a 5 V, la precisión analógica y el costo de máscara importan más que el recuento de transistores.