Dibujando el diagrama de temporización para la instrucción ADD M (microprocesador 8085)

La instrucción ADD M en el Intel 8085 suma el contenido de la ubicación de memoria apuntada por el par de registros HL al Acumulador. Es una instrucción de 2 bytes, 7 estados T (4 + 3). A continuación se muestra la secuencia de obtención/ejecución y un diagrama de temporización textual.

Desglose de la instrucción

• Código de operación: 86H
• Operación: A ← A + [HL]
• Banderas afectadas: S, Z, AC, P, CY
• Ciclos de máquina: 2 (Obtención de código de operación + Lectura de memoria)
• Estados T: 7 (4 + 3)

Ejecución paso a paso

1. T1–T4: Obtención de código de operación
   • PC → MAR
   • MAR → Bus de direcciones; RD̅ bajo
   • Memoria → Bus de datos → IR (Registro de instrucción)
   • PC ← PC + 1
2. T5–T7: Lectura de memoria (Obtención del operando)
   • HL → MAR
   • MAR → Bus de direcciones; RD̅ bajo
   • Memoria → Bus de datos → ACT (Registro temporal de la ALU)
   • ALU: A + ACT → A; banderas actualizadas

Diagrama de temporización (Representación textual)

 T-estado: 1 2 3 4 | 5 6 7 |---|---|---|---|---|---|---| ALE ┌───┘ ┌───┘ RD̅ ┌───────┘ ┌───────┘ WR̅ ────────────────────── (alto) IO/M̅ ────────────────────── (bajo = memoria) S1,S0 1,1 (obtención) 1,0 (lectura) ADDR PC HL DATA 86H [HL] 

Señales clave:

• ALE (Address Latch Enable) pulsa en T1 de cada ciclo de máquina para almacenar el byte bajo de la dirección desde AD_0–7.
• RD̅ se activa bajo durante T2–T3 de cada ciclo de lectura.
• IO/M̅ = 0 para ciclos de memoria.
• S1,S0 = 11 (obtención de código de operación), 10 (lectura de memoria).

Resumen visual

Este diagrama coincide con el temporizado de 7 estados T del 8085 para ADD M. Para un diagrama gráfico, representa las formas de onda anteriores en una cuadrícula de temporización con T1–T7 en el eje horizontal.