Tecnología Electrónica

Diagrama de temporización de la instrucción OUT del Intel 8085: Desglose de T-estados

Temporización de ejecución de la instrucción OUT en microprocesador 8085

La instrucción OUT puerto transfiere datos del acumulador a un puerto I/O de 8 bits. Se ejecuta en 4 ciclos de máquina (10 T-estados). A continuación, el análisis detallado de actividad por T-estado.

Diagrama de temporización: Análisis de T-estados

T-EstadoActividad del busSeñales de controlNotas
T1PC → Bus de direcciones (Busca opcode)ALE=1, IO/M=1, RD=0, WR=1Opcode (D3h) obtenido
T2Opcode → Bus de datosRD=0Decodificador identifica OUT
T3PC+1 → Bus de direcciones (Dirección puerto)ALE=1, IO/M=1, RD=1, WR=1Dirección puerto (2º byte) obtenida
T4Dirección puerto → Bus de datosRD=0Dirección puerto latcheada
T5A → Bus de datos (Datos acumulador)IO/M=1, WR=0Datos salida a puerto
T6Datos mantenidosWR=0Periférico latchea datos
T7InactivoWR=1Ciclo escritura termina
T8-T10Comienza búsqueda siguiente instrucción—Búsqueda solapada (pipelining)

Comportamiento clave de señales

  • IO/M = 1 durante todo el proceso (ciclo I/O, no memoria).
  • Pulso WR (T5-T6) es la señal crítica de latcheo para el puerto de salida.
  • ALE pulsa dos veces: una para búsqueda opcode, otra para búsqueda dirección puerto.

Implicación práctica

Los periféricos de salida deben latchear datos en el flanco ascendente de WR (o mientras WR=0). Ancho mínimo de pulso WR ~200ns a reloj 3MHz.

>

<

Radios despertador