Tecnología Electrónica

Escalado dinámico de potencia CMOS: 20 MHz → 40 MHz duplicación de frecuencia

Cambio en el consumo de potencia con el aumento de la frecuencia del reloj

Para un circuito digital CMOS, la potencia dinámica (Pdyn) se rige por:

Pdyn = α · CL · VDD² · f

  • α = factor de actividad de conmutación (0–1)
  • CL = capacitancia de carga (constante para un circuito dado)
  • VDD = voltaje de alimentación (constante en 5V)
  • f = frecuencia del reloj

Dado

  • Inicial: f₁ = 20 MHz, P₁ = p vatios
  • Nuevo: f₂ = 40 MHz = 2 × f₁
  • VDD, CL, α sin cambios

Cálculo

P₂ = α · CL · VDD² · f₂ = α · CL · VDD² · (2f₁) = 2 × (α · CL · VDD² · f₁) = 2p vatios

Resultado

La potencia dinámica se duplica a 2p vatios.

Caveats importantes

  • Asume que no se aplica escalado de voltaje (las CPUs modernas reducen VDD en frecuencias más altas mediante DVFS).
  • La potencia estática/fuga (Pstat ∝ VDD · Ileak) no cambia con la frecuencia —el aumento total de potencia es < 2× si la fuga es significativa.
  • En 5V (proceso antiguo), la fuga es insignificante; 2× se mantiene bien.
  • Térmico: potencia duplicada → temperatura de junción más alta → fuga aumentada → ligero retroalimentación positiva.

>

<

Radios despertador