Definición y funcionamiento del flip-flop JK

Arquitectura

Un flip-flop JK básico se basa en cuatro compuertas NAND interconectadas, dos de ellas cruzadas. Al igual que el SR, tiene dos entradas (J y K), una entrada de reloj (clock) y dos salidas (Q y Q̅). La única diferencia arquitectónica con el SR es que las salidas se conectan cruzadas a las entradas de las compuertas NAND opuestas. Esto permite el estado de conmutación (toggle).

Funciones

Es un circuito sincrónico que necesita flanco de reloj para activarse. Con J=K=0 no hay cambio de estado. J=0, K=1 → reset (Q=0). J=1, K=0 → set (Q=1). J=K=1 → estado de conmutación (toggle): la salida cambia de nivel en cada flanco de reloj. Set y reset equivalen a nivel alto (1) y bajo (0).

Categorías

• Flanco (edge-triggered): cambian de estado en el flanco de subida o bajada del reloj.
• Pulso (master/slave, pulse-triggered): se activan por el flanco de subida y no cambian hasta el de bajada. Están obsoletos por la mayor versatilidad de los de flanco.

Características operativas

Parámetros definidos por el fabricante para un funcionamiento correcto. Algunos son estándar (tensión de alimentación típica -5 V a 5 V), otros varían: retardo de propagación, corriente de funcionamiento, tiempos de setup/hold, frecuencia de reloj, consumo, ancho de pulso, corrientes sink/source.

Aplicaciones

Por su versatilidad, se usan en contadores módulo-x, divisores de frecuencia, registros de desplazamiento, detectores de orden, transmisión serie/paralelo. Pueden convertirse en flip-flops D y T para operaciones específicas, comunes en microcontroladores y microprocesadores (cientos de ellos).

Encapsulados

Se venden en circuitos integrados. Familias comunes de flanco negativo: 74HCxx, 74LCxx, SN74xx. Familias de flanco positivo: 74LSxx, 74HCxx.