Tendencias recientes en tecnología VLSI (2024-2025)

La innovación VLSI continúa en múltiples vectores más allá del escalado simple:

1. Arquitecturas de transistor avanzadas

  • GAA (Gate-All-Around) Nanosheets: Producción en 3 nm (TSMC N3, Samsung 3GAA, Intel 20A/18A). Control electrostático superior vs. FinFET.
  • CFET (Complementary FET): Nanosheets n/p apilados → 2x densidad; fase investigación (sub-2 nm).

2. Integración Heterogénea 3D

  • Chiplets + Empaquetado Avanzado: Estándar UCIe; TSMC CoWoS/SoIC, Intel EMIB/Foveros, Samsung I-Cube/X-Cube.
  • Memoria Alto Ancho de Banda (HBM3/3E/4): DRAM apilada en interposer/puente; crítica para IA/HPC.
  • Hybrid Bonding (Cu-Cu): Pitch sub-10µm; permite apilado cara-a-cara (ej. AMD 3D V-Cache).

3. Aceleradores Especializados

  • IA/ML: TPU v5, NVIDIA H100/H200/B100, Google Axion, Amazon Trainium2, ASICs custom (Groq, Cerebras, Tenstorrent).
  • DPU/IPU: NVIDIA BlueField, Intel IPU, Fungible —desladen red/almacenamiento/seguridad de CPU.

4. Entrega Potencia por Trasera (BSPDN / BPR)

Mover rieles potencia a cara trasera wafer (Buried Power Rail) → libera routing frontal para señales, reduce caída IR, mejora utilización celdas. Intel PowerVia (20A), TSMC (N2), demos IMEC.

5. Nuevos Materiales e Interconexiones

  • Cobalto / Rutenio para líneas metal medias/bajas (menor resistividad en anchos estrechos).
  • Huecos Aire / Low-k Dieléctricos: Reducen crosstalk capacitivo.
  • Materiales 2D (MoS₂, WS₂): Reemplazo canal para sub-1nm; investigación.

6. SoCs Edge e IoT

Ultra-bajo consumo (sub-1mW), sensores integrados, aceleradores TinyML, enclave seguro (PSA Nivel 3), TSMC 22ULL/12nm/7nm, GlobalFoundries 22FDX (FD-SOI).

7. Cuántico y Neuromórfico

  • Chips Control Cuántico: Cryo-CMOS (Intel Horse Ridge, Google, Seeqc) co-localizados con qubits.
  • Neuromórfico: Intel Loihi 2, BrainChip Akida, Redes Neuronales Spiking —event-driven, sparse.

8. Sostenibilidad

Métricas fab verde: Reuso agua >85%, energía renovable >60% (TSMC), fotorresistente libre PFAS, economía circular para wafers Si.