Tecnología Electrónica

Medio Sumador y Sumador Completo: Bloques de Construcción de Lógica Digital Explicados

Hardware de Adición Binaria: De 1 Bit a N Bits

Los medio sumadores y sumadores completos son los circuitos aritméticos fundamentales en sistemas digitales. Implementan la adición binaria—la base de toda computación en procesadores, ALUs y procesadores de señal digital.

Medio Sumador (HA): 2 Entradas, 2 Salidas

Suma dos bits simples A y B. Sin entrada de acarreo.

Tabla de Verdad

ABSuma (S)Acarreo (C)
0000
0110
1010
1101

Implementación Lógica

  • Suma = A ⊕ B (puerta XOR)
  • Acarreo = A · B (puerta AND)

Limitaciones

  • No puede aceptar acarreo de entrada de un bit de orden inferior
  • No puede encadenarse para adición de múltiples bits
  • Solo útil para el bit menos significativo del sumador o suma de 2 bits independiente

Sumador Completo (FA): 3 Entradas, 2 Salidas

Suma tres bits: A, B y Acarreo de entrada (Cin). Produce Suma (S) y Acarreo de salida (Cout).

Tabla de Verdad

ABCinSumaCout
00000
00110
01010
01101
10010
11001
10101
11111

Implementación Lógica

  • Suma = A ⊕ B ⊕ Cin (dos puertas XOR: (A⊕B)⊕Cin)
  • Cout = (A·B) + (B·Cin) + (A·Cin) (función mayoría: 2+ entradas altas)
  • Alternativa: Cout = (A·B) + (Cin·(A⊕B)) — menos puertas

Sumador Completo a Partir de Dos Medio Sumadores

 HA1: A, B → S1, C1 HA2: S1, Cin → Sum, C2 Cout = C1 + C2

Sumador de Acarreo en Cascada de N Bits

Encadena N sumadores completos: Cout(i) → Cin(i+1)

  • LSB: Puede usar HA (Cin=0) o FA con Cin=0
  • Retardo: tpd ≈ N × tFA (el acarreo se propaga a través de todas las etapas)
  • 4 bits: ~4× retardo de puerta; 32 bits: ~32× — demasiado lento para CPUs de alta frecuencia

Arquitecturas de Sumador de Alto Rendimiento

ArquitecturaRetardoComplejidadCaso de Uso
Acarreo en CascadaO(N)BajaN pequeño, baja velocidad, limitado por área
Acarreo Adelantado (CLA)O(log N)MediaALUs, grupos de 4-64 bits
Acarreo SeleccionadoO(√N)MediaRutas de datos, cadenas de acarreo de FPGA
Acarreo GuardadoO(1) por 3:2BajaMultiplicadores (árbol Wallace)
Kogge-Stone / Brent-KungO(log N)AltaCPUs y GPUs de alto rendimiento

Aplicaciones Más Allá de la Adición

  • Resta: A - B = A + (~B + 1) — invertir B, Cin=1
  • Incremento/Decremento: B=0, Cin=1 / B=1, Cin=0
  • Comparadores: Cout del bit más significativo indica A≥B (sin signo)
  • Contadores: Cadena de FA con retroalimentación → contador binario
  • Multiplicadores: Reducción de productos parciales mediante sumadores de acarreo guardado
  • ALUs: Núcleo de sumador + unidades lógicas + desplazador

Notas de Implementación en FPGA/ASIC

  • FPGA modernas: Cadenas de acarreo dedicadas (Xilinx CARRY4, Intel CARRY) — 1 FA por LUT
  • ASIC: Célula estándar FA ~8-12 transistores; optimizar para velocidad/área/potencia
  • Verificación: Equivalencia formal, casos extremos de propagación de acarreo, cierre de tiempo

Desde el humilde medio sumador hasta sumadores Kogge-Stone de 64 bits en CPUs modernas, los circuitos de adición binaria ejemplifican cómo simples puertas lógicas se componen en el corazón aritmético de toda computación digital.

>

<

Proyectores de cine en casa