Conversión analógico-digital (ADC): El proceso de digitalizar señales analógicas

Conversión analógico-digital (ADC) es el proceso de transformar una señal analógica continua en tiempo y continua en amplitud en una representación digital discreta en tiempo y discreta en amplitud. Es el puente entre el mundo físico y el procesamiento digital.

El proceso ADC de tres etapas

1. Muestreo (Discretización del tiempo)

• Medir voltaje analógico en intervalos uniformes: t_n = n × T_s
• Frecuencia de muestreo (f_s = 1/T_s) debe satisfacer el criterio de Nyquist: f_s > 2 × f_max (componente de frecuencia más alta de la señal)
• Filtro antialiasing (pasa-bajo analógico) requerido antes del muestrador para eliminar f > f_s/2
• Circuito de muestra-y-retención (S/H) congela el valor durante la conversión

2. Cuantización (Discretización de la amplitud)

• Mapear voltaje continuo al nivel discreto más cercano
• ADC de N bits: 2^N niveles (ej., 12 bits = 4096 niveles)
• Paso de cuantización (LSB): Q = V_FSR / 2^N (Rango de escala completa)
• Error de cuantización: ±½ LSB (distribución uniforme si señal >> Q)
• SQNR (Relación señal-ruido de cuantización): ≈ 6.02N + 1.76 dB (para onda seno)

3. Codificación (Representación binaria)

• Asignar código binario a cada nivel de cuantización
• Binario directo: 0 a 2^N-1 (unipolar)
• Complemento a dos: -2^N-1 a 2^N-1-1 (bipolar)
• Binario con compensación: 0 = -FS, 2^N-1 = +FS
• Salida: Paralelo (N líneas), Serie (SPI/I²S), o LVDS (alta velocidad)

Arquitecturas ADC clave

Métricas de rendimiento críticas

• ENOB (Número efectivo de bits): Resolución real después de ruido/distorsión. ENOB = (SINAD - 1.76) / 6.02
• SINAD / SFDR / THD: Rendimiento dinámico — espurios, armónicos, piso de ruido
• DNL / INL: No linealidad diferencial/integral — anchura de código / desviación de curva de transferencia
• Jitter de apertura: Incertidumbre de tiempo de muestreo → degradación de SNR a f_in alta
• Ancho de banda de entrada: BW de potencia completa (señal grande) vs. BW de señal pequeña

Consideraciones prácticas de diseño

1. Filtro antialiasing: Analógico, orden ≥ 4, corte ≤ 0.4×f_s. Compensación: distorsión de fase vs. rechazo de alias.
2. Circuito de conducción: Fuente de baja impedancia (< 100 Ω) o amplificador buffer. Capacitancia de entrada del ADC (2–20 pF) causa retroalimentación de carga.
3. Voltaje de referencia: La precisión de V_REF = precisión absoluta. Baja deriva, bajo ruido, bufferizado.
4. Puesta a tierra: AGND/DGND separados, punto estrella único, plano de baja impedancia.
5. Jitter del reloj: Para f_in = 1 MHz, 1 ps de jitter → SNR ≈ 74 dB (límite de 12 bits). Reloj limpio esencial.

Aplicaciones ubicuas

• Audio: 44.1/48/96/192 kHz, 24 bits ΔΣ (códecs: CS4272, AK5558)
• Instrumentación: 16–24 bits SAR/ΔΣ (AD7124, ADS1256)
• Comunicaciones: 12–16 bits pipeline/flash @ 100 MS/s–GS/s (AD9680, ADC12DJ5200)
• Imagen: SAR paralelo en columna en sensores CMOS (10–14 bits, 100 MS/s)
• Electrónica de potencia: Retroalimentación de corriente/voltaje (12 bits, 1–4 MS/s, aislado)
• Automoción: LiDAR (GS/s), radar, gestión de baterías (16 bits ΔΣ)

El ADC es donde la física se encuentra con la computación. Cada sistema digital que percibe el mundo real depende de él. Comprender sus imperfecciones—cuantización, aliasing, jitter de apertura, ruido de referencia—es esencial para un diseño robusto.