Pin READY del microprocesador 8086: señal de handshake para sincronización de bus

La señal READY: mecanismo de handshake del bus del 8086

En el 8086, la entrada READY (pin 22) implementa un protocolo de handshake que permite a memorias y periféricos lentos insertar estados de espera en los ciclos de bus.

Cómo funciona

1. Ciclo normal: el 8086 inicia lectura/escritura (T1–T4). READY se muestrea al final de T2 y T3.
2. Inserción de espera: si READY = BAJO en el punto de muestreo, el 8086 entra en estados Tw (espera) — repite T3/T4 hasta que READY = ALTO.
3. Reanudación: cuando READY se muestrea ALTO, el ciclo se completa (T4) → se transfiere el dato.

Detalle de temporización

• READY debe ser estable t_RYH (setup) antes del flanco descendente de CLK en T2/T3.
• Espera mínima: 1 Tw (añade 1 ciclo de reloj).
• Máxima: ilimitada (pero se recomiendan temporizadores de vigilancia).

Casos de uso típicos

• ROM/EPROM lenta (tiempo de acceso > 4 relojes).
• Periféricos de 8 bits en bus de 16 bits (se necesitan dos ciclos).
• Arbitraje de RAM de doble puerto.
• Resolución de contención del bus Multibus / sistema.

READY vs generador de estados de espera (8284A)

• El generador de reloj 8284A tiene RDY1, RDY2, AEN1, AEN2 — sincroniza la señal READY asíncrona con CLK.
• La entrada READY del 8086 espera una señal sincronizada — conecte la salida READY del 8284A a READY del 8086.

Contexto moderno

Las CPU contemporáneas usan controladores de memoria integrados, PHYs DDR y handshakes AXI/PCIe (VALID/READY) — mismo concepto, enormemente más complejo. El READY del 8086 es el ancestro pedagógico.